Накапливающий сумматор

В настоящее время интегральные микросхемы (ИМС) широко применяются в радиоэлектронной аппаратуре, в вычислительных устройствах, устройствах автоматики и т.д. Цифровые методы и цифровые устройства, реализованные на интегральных микросхемах разной степени интеграции, в том числе на микропроцессорных средствах, имеют широкие перспективы использования в цифровых системах передачи и распределения информации, в телевизионной, радиовещательной и другой аппаратуре связи.

Устройства, выполняющие функции приема, хранения и передачи информации называют регистрами. Параллельные регистры выполняют указанные операции одновременно для N разрядов числа. Функционально параллельный регистр представляет собой совокупность синхронных триггеров (как правило, D-триггеров) с общим тактовым входом (входом синхронизации или загрузки регистра).

Регистры могут также применяться в составе вычислителей, выполняя функцию накопителя результата вычисления. С каждым тактом в регистре обновляется содержимое, являющееся результатом математической обработки входного кода и результата предыдущего вычисления. Примером такой схемы может служить накапливающий сумматор, применяющийся в цифровых генераторах аналоговых сигналов. В самом названии схемы отражена ее функция: она суммирует и накапливает результат. Накапливающий сумматор состоит из сумматора и выходного регистра, охваченных обратной связью.

Рис. 1. Структура накапливающего сумматора

накапливающий сумматор триггер генератор

По условию поставленной задачи необходимо спроектировать накапливающий сумматор, реализующий вычисление среднего арифметического. Исходное 8-разрядное число будет подаваться на входы параллельного регистра, затем поступать на сумматор, складывающий результат от предыдущего сложения и исходное число. Результат от сложения будет записываться и храниться в регистре, разрядность которого, как и разрядность сумматора будет равна 11, то есть максимальной разрядности при сложении восьми 8-разрядных чисел. По условию задания, количество посылок равно 8, значит нужно вычислить среднее арифметическое 8 чисел (или деление на 8). Для деления на 8 отбросим 3 младших разряда конечного результата сложения. Необходимо также подсчитывать входные тактовые импульсы с помощью счетчика, чтобы после 8 такта операция считалась выполненной. Для этого будем использовать RS-триггер, который будет запрещать тактовый сигнал генератора после 8 импульса.

Прочтите также:

Разработка генератора последовательности двоичных слов
Развитие вычислительной техники базируется на совершенствовании программных средств и разработке новых схемно-технологических принципов построения элементной базы цифровых микроэлек ...

Организация интеллектуальной сети в г. Кокшетау на базе платформы оборудования Alcatel S12
Концепция интеллектуальной сети является сегодня одной из определяющих концепций развития современных сетей связи. Интерес, проявляемый к ИС (интеллектуальная сеть), не случаен и основан ...

Разработка электрической структурной, функциональной, принципиальной схем учебного комплекса по интерфейсам ввода-вывода
микросхема учебный комплекс интерфейс Интенсивное развитие микропроцессорной техники обуславливает расширение области применения средств автоматизации управления. В настоящее время микро ...

Основные разделы

Copyright © 2008 - 2021 www.techmatch.ru