Схема задержки сигнала

Так как элементы схемы (регистр числа и сумматор) обладают временем задержки, необходимо использовать схему задержки тактового сигнала для регистров памяти, чтобы результаты сложения записывались в «нужные» моменты времени.

Рис. 7. Схема задержки

Время задержки регистра 533ИР35 нс, задержка сумматора 555ИМ6

нс, так как в схеме используется три сумматора, то нс. Общая задержка равна нс. Рассчитаем сопротивление нагрузки для схемы задержки, выберем емкость С = 1 нФ, тогда Ом

Прочтите также:

Моделирование схемы усилителя НЧ на МДП-транзисторах
Номинальная выходная мощность, Вт на нагрузке сопротивлением 8 Ом.………………35 Номинальный диапазон частот, Гц при неравномерности АЧХ не более 0,5 дБ……………………. 20 - 2000 Коэ ...

Многокаскадный усилитель переменного тока с обратной связью
Электронные приборы – устройства принцип действия которых основан на использовании явлений связанных с движущимися потоками заряженных частиц. В зависимости от того как происходит управл ...

Проектирование цифровых систем передачи PDH и SDH
Данная работа посвящена разработке цифровых систем передач двух поколений: ПЦИ и СЦИ. В первой части работы представлен проект цифровой системы передачи с плезиохронной цифровой иерархие ...

Основные разделы

Copyright © 2008 - 2020 www.techmatch.ru